feat(ethercat): LAN9252 bring-up完成，EEPROM烧录改主站侧并增强DC/AL可观测性
- 新增ESC硬件复位序列(1.5.25)：PB10驱动LAN9252 RST#，拉低30ms+释放后300ms轮询HBI就绪， 满足tpurstd/trstia时序；此前RST#仅靠R44上拉自然释放 - 修正EXMC 16-bit地址左移(1.5.27)：HBI DATA偏移0x20000/0x30000→0x40000/0x60000； ADDSET 2→4 HCLK；片选更名NE1→NE0(LQFP100仅Region0) - 按LAN9252手册/AN1907修正EEPROM镜像(1.5.28)：word1高字节0x00→0xCC(SYNC0/1 Map+Output， 否则SYNC0留LATCH态DC过程数据死)、word2=5000(脉宽50µs)、尾部补真实0xFF； gen_eeprom.py按ETG.1000.6重写；DCU_ESI.xml PDI 0x05→0x8D、RxPdo/TxPdo互换改4×64bit对齐 - 删除GD32侧EEPROM烧录路径(1.5.29)：移除EscEeprom/esc_eeprom、eeprom_image.h及主循环 烧录块，ESI镜像改由主站ecat_flash_eeprom.py经ESC 0x0500刷写(162字全校验通过)； HBI互斥补屏蔽EXTI2(SYNC1)，防Sync1_Isr两步事务打断主循环HBI访问致错址 - DC SYNC0通路可观测(1.5.30/31)：EthercatSync新增sync0/sync1/escirq三个volatile计数器， task_runner 5s按增量打印速率；SSC OD新增只读0x2000 SYNC Diag，主站SDO轮询网页显示 - AL通路诊断(1.5.32)：ECAT_Main/SetALStatus打印主站AL请求与写回状态+错误码， task_runner新增5s [ECAT][HB]心跳(仅同步ISR激活时)；dc_app.c导出EcatDbg_ReadAlDiag - 删除死代码EthercatSlave::periodicIsr三缓冲PDO桥，PDO交换由SSC完成(4×64bit=32B)； EthercatSlave::init()恢复调用并以isBusReady()(BYTE_TEST)门控 - CANFD修复同通道突发只发3帧：transmitFrame新增allow_abort区分突发/软件队列路径， 邮箱满落入软件TX队列(深度13)由TX完成中断drainTxQueueIsr回灌；BRS重新启用(0→1) - motor_state新增CONFIG帧缓存(0x00000101, DLC 24)记录目标值回报，条目44B→76B、每页5→3 - SPI 0xA2诊断扩展action 20~24(ECAT_NRST拉低/拉高/浮空/回读)；新增ESP32 EN自检打印 - 版本号更新至1.5.32
This commit is contained in:
@@ -52,7 +52,7 @@ constexpr uint16_t CONFIG_MOTOR_OFFLINE_MS = 3000U;
|
||||
/** @brief CAN-FD BRS 使能（canfd.cpp #if）。
|
||||
* 关闭 BRS: 数据段用仲裁段同速率，牢牢性更高。
|
||||
* 电机 BOOT 无法正确接收 BRS 高速段→nonce(16B FD+BRS)被拒绝→握手失败。 */
|
||||
#define CONFIG_CAN_FD_BRS_ENABLE 0U
|
||||
#define CONFIG_CAN_FD_BRS_ENABLE 1U
|
||||
/** @brief 启动时总线探测帧；正常固件关。 */
|
||||
#define CONFIG_CAN_STARTUP_BUS_TEST_ENABLE 0
|
||||
/** @brief 启动时内部回环自检；正常固件关。 */
|
||||
@@ -115,7 +115,7 @@ constexpr bool CONFIG_CAN_CH2_ENABLE = true;
|
||||
* ============================================================ */
|
||||
constexpr uint32_t APP_FW_VERSION_MAJOR = 1U;
|
||||
constexpr uint32_t APP_FW_VERSION_MINOR = 5U;
|
||||
constexpr uint32_t APP_FW_VERSION_PATCH = 15U; /* 1.5.15：EXMC 通断测试新增 MODE0/MODE1 strap 驱动测试(action 0x0A-0x0D, PB8/PB9) */
|
||||
constexpr uint32_t APP_FW_VERSION_PATCH = 32U; /* 1.5.32：AL 通路诊断打印(排查主站连接后 AL 卡 INIT)——ECAT_Main 收到主站 AL 控制请求打 [ECAT][AL] evt/req、SetALStatus 写回打 [ECAT][AL] -> 状态+错误码、task_runner 5s 心跳 [ECAT][HB] al/code/evt(仅同步 ISR 激活时，心跳停=主循环卡死)；dc_app.c 导出 EcatDbg_ReadAlDiag(0x0130+0x0220 快照)。1.5.31：DC 通路观测同步到网页——SSC OD 新增只读记录 0x2000 SYNC Diag(sub1=sync0/sub2=sync1/sub3=escirq/sub4=uptime 秒，UINT32)，APPL_InputMapping 每 PDO 周期从 EthercatSync 拉取快照(ethercat_sync.cpp 导出 EcatDbg_Get* extern C)；配套 tools/ecat：/api/sync_diag 经 SDO 读 0x2000 并以主站时间戳算 sync0 速率，ecat.html 运行期 2s 轮询显示，串口 5s 低频打印保留为旁证。1.5.30：DC SYNC0 通路可观测性——EthercatSync 增加 s_sync0Count/s_sync1Count/s_escIrqCount 三个 volatile 计数器(ISR 内自增，SYNC0 路径实测仅 LDR/ADDS/STR 三条指令，仍在 .ramfunc)；task_runner 新增 ethercatSyncCounterPrint()，5s 诊断按增量打印 sync0 速率(主站设 1ms 周期时应 ≈1000/s)，无脉冲时静默。配套 tools/ecat 支持分布时钟：ecat_tool.py send/monitor 新增 --dc-cycle-us/--dc-shift-us(0=free-run 默认)，enter_op() 在 config_map 后、进 SAFEOP 前调 config_dc()+dc_sync()；ecat_server.py /api/op/start 接受 dc_cycle_us/dc_shift_us；ecat.html 加 DC SYNC0 周期下拉。此前工具从不调用 config_dc，PDO 恒为 free-run，SYNC0 引脚无脉冲、Sync0_Isr 从未触发，1.5.28 配的 word1=0xCC/word2=5000 一直未被实测覆盖。1.5.29：删除 GD32 侧 EEPROM 烧录路径(EscEeprom/esc_eeprom.h/.cpp、eeprom_image.h 及 task_runner 主循环烧录块)——ESI 镜像改由 EtherCAT 主站侧刷写(tools/ecat/ecat_flash_eeprom.py 经 ESC 0x0500 EEPROM 接口，2026-08-31 实测 162 字全校验通过)，固件不再负责烧录；gen_eeprom.py 生成器保留。HBI 复查修复：maskEnter/Exit 补屏蔽 EXTI2(SYNC1)——Sync1_Isr 的 PDO_InputMapping→HW_EscWriteIsr 两步事务(preempt=1)可打断主循环 HW_EscRead/Write 致错址；通断测试模式进入/退出改经 maskEnter/Exit 屏蔽三类 EXTI，防测试期 ISR 访问 GPIO 态总线读垃圾。1.5.28：对照 LAN9252 数据手册/AN1907/官方 EVB XML 修正——EEPROM word1 高字节 0x00→0xCC(Sync/Latch 0151h:SYNC0/1 Map+Output、推挽低有效配 EXTI 下降沿;原 0x00 时 SYNC0 引脚留在 LATCH 输入态,DC 模式过程数据死)；word2 0→5000(Sync 脉宽 0982h,x10ns=50us,0=确认模式不可用)；eeprom_image.h 尾部补真实 0xFF 字节(原注释行致 C 零填充,烧写全阵列)；EXMC ADDSET 2→4 HCLK(DS 表9-4 trdrd/twrwr/twrrd≥13ns)；XML ConfigData 扩到 14B 并加 CycleTimeSync1。1.5.27：LAN9252 使用修正——EXMC 16-bit 地址左移 1 位(HBI DATA 偏移 0x20000/0x30000→0x40000/0x60000)；gen_eeprom.py 按 ETG.1000.6 重写(CRC-8/word7、身份字 word8-15、CoE=0x0004、分类区 byte128)；DCU_ESI.xml ConfigData PDI 0x05→0x8D、RxPdo/TxPdo 互换并改 4×64bit 对齐 dc_app.c；HBI 两步事务互斥守卫(主循环 mask EXTI0/1 + PDI/Sync1 ISR 屏蔽 EXTI0)；删除死代码 EthercatSlave::periodicIsr 三缓冲；20s HBI 诊断在同步 ISR 激活后自动停跑 */
|
||||
constexpr uint32_t APP_FW_VERSION_BUILD = 0U;
|
||||
|
||||
|
||||
@@ -178,7 +178,8 @@ constexpr uint8_t CONFIG_CANFD_ID_SNAPSHOT_MAX = 16U;
|
||||
/** @brief 快照条目最大数据字节数（CAN FD DLC 上限）。 */
|
||||
constexpr uint8_t CONFIG_CANFD_ID_SNAPSHOT_DATA_MAX = 64U;
|
||||
|
||||
/** @brief ESP32 硬件复位控制端口（PC9 接 ESP32 EN/RESET）。 */
|
||||
/** @brief ESP32 硬件复位控制端口（PC9 接 ESP32 EN/RESET，对应原理图 WLESS_EN）。
|
||||
* @note 复位后 PC9 浮空，ESP_CHIP_EN 会被 C41/U11 拉低；BOOT 也必须主动拉高。 */
|
||||
constexpr uint32_t CONFIG_ESP32_RESET_PORT = GPIOC;
|
||||
/** @brief ESP32 硬件复位控制引脚。 */
|
||||
constexpr uint32_t CONFIG_ESP32_RESET_PIN = GPIO_PIN_9;
|
||||
@@ -296,11 +297,9 @@ constexpr uint32_t CONFIG_IRQ_PREEMPT_SPI_USART = 3U;
|
||||
/* ============================================================
|
||||
* EtherCAT LAN9252 配置（开关见顶部 CONFIG_MAIN_LOOP_WFI / ETHERCAT_SYNC_MODE）
|
||||
* ============================================================ */
|
||||
constexpr uint32_t CONFIG_ETHERCAT_ISR_MAX_US_THRESHOLD = 5U;
|
||||
constexpr uint32_t CONFIG_ESC_PDI_INPUT_OFFSET = 0x1000U;
|
||||
constexpr uint32_t CONFIG_ESC_PDI_OUTPUT_OFFSET = 0x1200U;
|
||||
/** @brief 默认 PDO 缓冲大小（字节），应用/ISR 三缓冲共用。 */
|
||||
constexpr size_t CONFIG_ETHERCAT_PDO_SIZE = 32U;
|
||||
/* 1.5.27:CONFIG_ETHERCAT_ISR_MAX_US_THRESHOLD / CONFIG_ESC_PDI_INPUT_OFFSET /
|
||||
* CONFIG_ESC_PDI_OUTPUT_OFFSET / CONFIG_ETHERCAT_PDO_SIZE 随死代码 EthercatSlave::
|
||||
* periodicIsr 三缓冲一并删除;PDO 交换由 SSC(dc_app.c APPL_*, 4×64bit=32B) 完成。 */
|
||||
|
||||
/* ---------- EXMC 引脚配置(GD32E508 EXMC 标准映射) ---------- */
|
||||
constexpr uint32_t CONFIG_ESC_EXMC_BASE_ADDR = 0x60000000U;
|
||||
@@ -337,6 +336,17 @@ constexpr IRQn_Type CONFIG_ESC_SYNC1_IRQn = EXTI2_IRQn;
|
||||
constexpr uint32_t CONFIG_ESC_SYNC1_EXTI_SOURCE_PORT = GPIO_PORT_SOURCE_GPIOB;
|
||||
constexpr uint32_t CONFIG_ESC_SYNC1_EXTI_SOURCE_PIN = GPIO_PIN_SOURCE_2;
|
||||
|
||||
/* ---------- ESC 硬件复位(PB10 → LAN9252 Pin11 RST#,SCH 第1页 Pin47) ---------- */
|
||||
/** @note 2026-08-22(1.5.25) 前固件从未初始化 PB10,RST# 仅靠 R44 10k 上拉自然释放,
|
||||
* 不满足 LAN9252 手册 18.6.3 tpurstd(电源稳定→RST#释放)≥25ms、trstia(低脉宽)≥200µs。
|
||||
* 由 EscLan9252::hardwareReset() 执行受控复位序列;释放后保持推挽输出高,
|
||||
* GD32 自身复位期间引脚回浮空,由 R44 上拉维持高,不会误复位 ESC。 */
|
||||
constexpr uint32_t CONFIG_ESC_NRST_PORT = GPIOB;
|
||||
constexpr uint32_t CONFIG_ESC_NRST_PIN = GPIO_PIN_10;
|
||||
constexpr uint32_t CONFIG_ESC_NRST_ASSERT_MS = 30U; /* 低脉宽,同时覆盖 tpurstd 25ms 与 trstia 200µs */
|
||||
constexpr uint32_t CONFIG_ESC_HBI_POLL_TIMEOUT_MS = 300U; /* RST# 释放后等待 ESC 启动/EEPROM 加载 */
|
||||
constexpr uint32_t CONFIG_ESC_HBI_POLL_STEP_MS = 5U;
|
||||
|
||||
/* ---------- EXMC 数据/控制线引脚(GD32E508 标准映射) ---------- */
|
||||
constexpr uint32_t CONFIG_EXMC_D0_PORT = GPIOD; constexpr uint32_t CONFIG_EXMC_D0_PIN = GPIO_PIN_14;
|
||||
constexpr uint32_t CONFIG_EXMC_D1_PORT = GPIOD; constexpr uint32_t CONFIG_EXMC_D1_PIN = GPIO_PIN_15;
|
||||
@@ -357,10 +367,13 @@ constexpr uint32_t CONFIG_EXMC_D15_PORT = GPIOD; constexpr uint32_t CONFIG_EXMC
|
||||
constexpr uint32_t CONFIG_EXMC_A16_PORT = GPIOD; constexpr uint32_t CONFIG_EXMC_A16_PIN = GPIO_PIN_11;
|
||||
/* A17 (PD12) 用于 HBI Indexed Mode 访问 HBI_DATA_0 寄存器，已将 LAN9252 A2 (Pin 29) 接到 PD12。
|
||||
* 注意 LAN9252 引脚顺序：Pin25=A1, Pin26=A3, Pin27=A4, Pin28=CS, Pin29=A2。
|
||||
* A2 是 IDX/DATA 选择位，必须接到 PD12 才能访问 DATA 寄存器，EEPROM 烧录功能可用。 */
|
||||
* A2 是 IDX/DATA 选择位，必须接到 PD12 才能访问 DATA 寄存器，EEPROM 烧录功能可用。
|
||||
* 注意 EXMC 16-bit 模式地址左移 1 位(用户手册 p869)：A16(PD11)=CPU 偏移 0x20000、
|
||||
* A17(PD12)=CPU 偏移 0x40000，HBI_DATA_0 访问偏移见 esc_lan9252.cpp。 */
|
||||
constexpr uint32_t CONFIG_EXMC_A17_PORT = GPIOD; constexpr uint32_t CONFIG_EXMC_A17_PIN = GPIO_PIN_12;
|
||||
constexpr uint32_t CONFIG_EXMC_NOE_PORT = GPIOD; constexpr uint32_t CONFIG_EXMC_NOE_PIN = GPIO_PIN_4;
|
||||
constexpr uint32_t CONFIG_EXMC_NWE_PORT = GPIOD; constexpr uint32_t CONFIG_EXMC_NWE_PIN = GPIO_PIN_5;
|
||||
constexpr uint32_t CONFIG_EXMC_NE1_PORT = GPIOD; constexpr uint32_t CONFIG_EXMC_NE1_PIN = GPIO_PIN_7;
|
||||
/* LQFP100 只有 NE0(PD7) 一个 NOR/SRAM 片选,归 Region0(0x60000000);命名沿用硬件真值 NE0。 */
|
||||
constexpr uint32_t CONFIG_EXMC_NE0_PORT = GPIOD; constexpr uint32_t CONFIG_EXMC_NE0_PIN = GPIO_PIN_7;
|
||||
|
||||
#endif /* SYS_CONFIG_H */
|
||||
|
||||
Reference in New Issue
Block a user